一、職位描述：1. 根據(jù)需求完成FPGA邏輯概要設(shè)計(jì)及詳細(xì)設(shè)計(jì)文檔。2. 負(fù)責(zé)產(chǎn)品中FPGA邏輯的設(shè)計(jì)、開發(fā)、調(diào)試驗(yàn)證、維護(hù)工作。3. 參與硬件解決方案評估，器件選型。4. 參與解決各種技術(shù)問題，并和軟硬件工程師一起配合解決系統(tǒng)級問題。二、職位要求：1. 本科及以上學(xué)歷，電子、自動(dòng)化、通信、計(jì)算機(jī)等相關(guān)專業(yè)；2. 2年及以上主流廠家（Xilinx或****a）FPGA開發(fā)經(jīng)驗(yàn)(仿真，綜合，布局布線，時(shí)序分析)、熟悉ZYNQ開發(fā)流程；3. 熟練使用Verilog或VHDL語言，邏輯清晰、代碼簡約美觀；4. 掌握FPGA設(shè)計(jì)知識，熟悉Xilinx FPGA的架構(gòu)和特性，熟悉ISE/Vivado/Vitis等FPGA開發(fā)工具和ChipCope、Modelsim等調(diào)試仿真工具；5. 熟悉AD數(shù)據(jù)采集以及數(shù)字信號處理等，了解硬件接口外圍電路以及最小系統(tǒng)的硬件原理；6. 熟悉SPI、UART、I2C、RGMII，GMII，lvds等常用的通信接口和協(xié)議。7. 有工業(yè)色譜儀等相關(guān)產(chǎn)品開發(fā)經(jīng)驗(yàn)者優(yōu)先。8. 自我驅(qū)動(dòng)力強(qiáng)，實(shí)事求是，踏實(shí)肯干，樂于奮斗和分享，與團(tuán)隊(duì)一起成長。

薪資福利：1、上市公司平臺，上班時(shí)間是周一至周五8：30-17：30；11：45-13：00午休。 周末雙休。2、入職則提供專業(yè)培訓(xùn)，并安排導(dǎo)師專業(yè)指導(dǎo)；3、入職即享受標(biāo)準(zhǔn)社會(huì)保險(xiǎn)（養(yǎng)老、醫(yī)療、工傷、失業(yè)、生育）和公積金，公司還為員工購買了額外的意外險(xiǎn)和醫(yī)療保險(xiǎn)； 4、享受帶薪年假（除享有國家法定節(jié)假日外，額外享有帶薪年假）；5、額外獎(jiǎng)勵(lì)，定期的激勵(lì)方案（服務(wù)年限獎(jiǎng)勵(lì)、國內(nèi)外旅游、獎(jiǎng)金、獎(jiǎng)品等）；6、豐富多彩的員工活動(dòng)，節(jié)日晚會(huì)、生日會(huì)、旅游活動(dòng)、優(yōu)秀員工表彰活動(dòng)等等，擁有輕松、人性化的工作氛圍；7、每年一次全面體檢，提供轉(zhuǎn)深戶的機(jī)會(huì)；8、股權(quán)激勵(lì)。